안드로이드 사용자 모임 게시판
(글 수 3,442)
한국에 출시된다는 모토로라의 안드로이드폰 정보를 찾아 여기저기 돌아다니다 찾은 기사입니다.
중국에 출시되는 Moto XT701의 스펙으로
A Cortex A8 quad-core processor
3.7 inch wide touchscreen
854 * 480 pixel
5 megapixel camera
중력 센서 내장, 적외선 근접 센서, GPS, FM 라디오, 블루투스 2.1 및 3.5 ㎜ 헤드폰 잭
등등등... 영어에 아직은 확실하지 않은 기사지만
한국형! 드로이드를 기다리면서 읽어보심 좋을꺼 같네요 ^^;
http://www.linuxinsider.com/story/68959.html
p.s: 근데.. 쿼드코어라니... -0-?!!!
여기서 급 질문 한가지! 안드로이드가 멀티코어를 지원하나요???
중국에 출시되는 Moto XT701의 스펙으로
A Cortex A8 quad-core processor
3.7 inch wide touchscreen
854 * 480 pixel
5 megapixel camera
중력 센서 내장, 적외선 근접 센서, GPS, FM 라디오, 블루투스 2.1 및 3.5 ㎜ 헤드폰 잭
등등등... 영어에 아직은 확실하지 않은 기사지만
한국형! 드로이드를 기다리면서 읽어보심 좋을꺼 같네요 ^^;
http://www.linuxinsider.com/story/68959.html
p.s: 근데.. 쿼드코어라니... -0-?!!!
여기서 급 질문 한가지! 안드로이드가 멀티코어를 지원하나요???
2009.12.26 22:24:18
저위에 언급한 멀티코어라는게 요즘 PC에서 말하는 그런 멀티코어랑은 좀 다른 의미입니다. 각각의 애플리케이션을 별도의 프로세서가 처리하는 그런 종류의 멀티코어는 아직 지원하지 않는 걸로 알고 있습니다.
2009.12.27 03:25:53
설마 Cortex A8을 4개 박았다는 말은 아닐것이고.. Cortex A8이 지원하는 Superscalar를 혼동한게 아닌지.. Cortex A8은 PC에서는 오래전부터 지원되던 Superscalar를 이제사 지원하는 것입니다..
사실 ARM의 Instruction이 특정 구조에 너무나 최적화된 나머지.. 사실은 별 생각없이 빡빡하게 만들다 보니, 구조적으로 확장이 굉장히 힘듭니다.. ARM Assembly를 하시는 분들은 다 아시겠지만 Return instruction자체가, R15(Caller address)빼기 4던가 해서 PC에 집어 넣거든요.. 이게 왜 그런가 하면, 4단짜리 RISC 파이프라인에서 Instruction Fetch끝난 다음에 Call routine을 실행할 즈음에는 Program Counter가 Next Instruction을 Fetch합니다.. 보통의 제대로 된 Processor들은 PC를 보정한 다음 Subroutine을 Call합니다만.. ARM은 그 보정하는 회로 자체가 아까웠던 거죠.. -.- 그래서 그냥 그대로 Call한 다음에 Return할때 보정하는 것입니다.. 이게 Stage4짜리에는 맞는 얘기지만, Stage가 바뀌는 순간, Call이 실행될때 PC값이 +4가 될수도 있고, +8이 될수도 있죠.. 따라서 엉터리 PC값을 보정해 주는 다른 보정 회로가 필요해 집니다.. -.- ARM에는 이런 회로가 여기 저기 많습니다..
친구중에 ST Micro에서 ARM 호환기 아키텍쳐 하던 친구가 있었는데, 불평이 이만 저만이 아니었습니다.. ARM은 캐쉬가 있지만, 캐쉬 컨트롤러가 엄청나게 단순해서, Cache Snooping같은것도 지원하지 않아서, 멀티 코어로 가기 위한 프로그래밍이 상당히 힘들어 집니다.. 사실 Mobile쪽에서는 Multi Core가 사용되는 경우가 상당히 흔한 일인데, ARM의 버스 시스템은 그걸 위한 별 고려가 되어 있지 않아, Processor간 데이터 통신을 위한 세마포어가 상당히 힘듭니다.. ARM11부터 이걸 쉽게 하기 위한 Exclusive Access명령이 추가 되었지만.. 이걸 지원하는 메모리 컨트롤러를 보지 못했거든요.. 구현하기에 비용이 장난이 아니라서..
사실 ARM의 Instruction이 특정 구조에 너무나 최적화된 나머지.. 사실은 별 생각없이 빡빡하게 만들다 보니, 구조적으로 확장이 굉장히 힘듭니다.. ARM Assembly를 하시는 분들은 다 아시겠지만 Return instruction자체가, R15(Caller address)빼기 4던가 해서 PC에 집어 넣거든요.. 이게 왜 그런가 하면, 4단짜리 RISC 파이프라인에서 Instruction Fetch끝난 다음에 Call routine을 실행할 즈음에는 Program Counter가 Next Instruction을 Fetch합니다.. 보통의 제대로 된 Processor들은 PC를 보정한 다음 Subroutine을 Call합니다만.. ARM은 그 보정하는 회로 자체가 아까웠던 거죠.. -.- 그래서 그냥 그대로 Call한 다음에 Return할때 보정하는 것입니다.. 이게 Stage4짜리에는 맞는 얘기지만, Stage가 바뀌는 순간, Call이 실행될때 PC값이 +4가 될수도 있고, +8이 될수도 있죠.. 따라서 엉터리 PC값을 보정해 주는 다른 보정 회로가 필요해 집니다.. -.- ARM에는 이런 회로가 여기 저기 많습니다..
친구중에 ST Micro에서 ARM 호환기 아키텍쳐 하던 친구가 있었는데, 불평이 이만 저만이 아니었습니다.. ARM은 캐쉬가 있지만, 캐쉬 컨트롤러가 엄청나게 단순해서, Cache Snooping같은것도 지원하지 않아서, 멀티 코어로 가기 위한 프로그래밍이 상당히 힘들어 집니다.. 사실 Mobile쪽에서는 Multi Core가 사용되는 경우가 상당히 흔한 일인데, ARM의 버스 시스템은 그걸 위한 별 고려가 되어 있지 않아, Processor간 데이터 통신을 위한 세마포어가 상당히 힘듭니다.. ARM11부터 이걸 쉽게 하기 위한 Exclusive Access명령이 추가 되었지만.. 이걸 지원하는 메모리 컨트롤러를 보지 못했거든요.. 구현하기에 비용이 장난이 아니라서..